0411299 20240103182316.620060210235959.9 1-59593-029-9 Monterey ACM 2005 1 s. 274SchmidtH.WiltonS. dynamic reconfiguration FPGA HW/SW codesign cav_un_auth*0202591 Bartosinski Roman UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0101077 Daněk Martin UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0108102 Honzík Petr UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0101159 Matoušek Rudolf UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. 09G 09H GA102/04/2137 GA ČR cav_un_auth*0004198 IST-2001-34016 IST FP5 XE cav_un_auth*0200683 CEZ:AV0Z10750506 This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in hardware, reconfigured as required by the execution of the user code. Tento text prezentuje architekturu, která podporuje dynamickou rekonfiguraci. Ukazuje její možnosti využití pro rozšíření a akceleraci výpočtů prováděných na SoC návrzích s mikroprocesory v pevné řádové čárce. Dále jsou rozebrány příklady využití dynamické rekonfigurace pro implementaci různých hardwarových koprocesorů implementující operace v pohyblivé řádové čárce, které se rekonfigurují na žádost uživatele. V závěru jsou porovnány platformy pro dynamickou rekonfiguraci dostupné na trhu. cav_un_auth*0213166 FPGA 2005 /13./ Monterey US 20.02.2005-22.02.2005 JC 2006 ZS http://hdl.handle.net/11104/0131382 UTIA-B 20050027 2005 2005 Monterey ACM 1-59593-029-9 FPGA 2005 - ACM/SIGDA Thirteenth ACM International Symposium on Field-Programmable Gate Arrays 274 Schmidt H. 340 Wilton S. 340