0411302 20240103182316.820060210235959.9 1-59593-029-9 Monterey ACM 2005 1 s. 263SchmidtH.WiltonS. automatic partitioning reconfiguration design tools cav_un_auth*0202863 Kafka Leoš UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0213168 Kielbik R. PL cav_un_auth*0101159 Matoušek Rudolf UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0213169 Moreno J. M. ES 09G 09H LN00B096 GA MŠk cav_un_auth*0027922 IST-2001-34016 IST FP5 XE cav_un_auth*0200683 CEZ:AV0Z10750506 This paper presents an innovative tool for automatic partitioning of VHDL designs for dynamic reconfiguration called VPart. An introduction to the dynamic implementation of a circuit is presented. A design flow and optimization algorithms and methods used by the tool to partition the input design are explained. The usage of the tool is shown on three simple experiments performed on 18-bit floating-point arithmetic adder and multiplier. Tento text prezentuje nástroj pro automatické rozdělení VHDL návrhu umožňující dynamickou rekonfiguraci. Úvod je věnován dynamické implementaci obvodů. Dále vysvětluje postup návrhu a optimalizaci algoritmů a metod použitých tímto nástrojem. Použití nástroje je předvedeno na třech jednoduchých příkladech s 18-bitovou sčítačkou a násobičkou pro čísla s pohyblivou řádovou čárkou. cav_un_auth*0213166 FPGA 2005 /13./ Monterey US 20.02.2005-22.02.2005 JC 2006 ZS http://hdl.handle.net/11104/0131385 UTIA-B 20050030 2005 2005 Monterey ACM 1-59593-029-9 FPGA 2005 - ACM/SIGDA Thirteenth International Symposium on Field-Programmable Gate Arrays 263 Schmidt H. 340 Wilton S. 340