0411312 20240111140636.420060210235959.9 Antverpy IEEE 2005 3 s. CD-ROM cav_un_epca*03418250-7803-9333-397-100AntverpyIEEE2005 CMA algorithm FPGA data matrix cav_un_auth*0101105 Heřmánek Antonín UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. cav_un_auth*0101190 Schier Jan UTIA-B Department of Image Processing Ústav teorie informace a automatizace AV ČR, v. v. i. 220 kB 09G 09H 09J 1ET300750402 GA AV ČR cav_un_auth*0001795 CEZ:AV0Z10750506 An FPGA implementation of the FI-CMA algorithm using the Virtex-E and Virtex-II devices is presented. The algorithm consists of two parts: one, performing batch-QR decomposition of the data matrix, and second, used for an iterative equalizer optimization, using the columns of the Q-matrix as input. The resource reuse and minimization of the total latency have been emphasized. Logarithmic arithmetic library has been used for floating point calculations, required in algorithm. V článku je prezentována FPGA implementace FI-CMA algoritmu s použitím obvodů Virtex-E a Virtex-II. Algoritmus se skládá ze dvou částí: v první se provádí QR rozklad datové matice, v druhé iterativní optimalizace ekvalizátoru, s použitím sloupců matice Q coby vstupu. Návrh je optimalizován s ohledem na vícenásobné využití prostředků a minimalizaci celkové latence. Operace v plovoucí řádové čárce, používané ve výpočtech, byly implementovány s použitím logaritmické aritmetické knihovny. cav_un_auth*0213174 SPS-DARTS 2005 Signal Processing Symposium /1./ Antverpy BE 19.04.2005-20.04.2005 JA 2010 ZS http://hdl.handle.net/11104/0131395 2005 2005 Antverpy IEEE 220 kB cav_un_epca*0341825 Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005 0-7803-9333-3 97 100 Antverpy IEEE 2005