0411433 20240103182327.320060210235959.9 80-01-03298-1 Praha ČVUT FEL 2005 5 s. 77-81LórenczR.BučekJ.ZahradnickýT. fault simulation concurrent error detection FPGA cav_un_auth*0202863 Kafka Leoš UTIA-B Ústav teorie informace a automatizace AV ČR, v. v. i. 09G 09H 1QS108040510 GA MŠk cav_un_auth*0202864 CEZ:AV0Z10750506 Newer FPGA devices are more susceptible to faults, especially transient faults. Some kind of concurrent error detection approach has to be used to avoid system failure due to these aults. To obtain the totally self checking property is the goal in most cases, but it's often impossible. It's useful to evaluate numbers of detectable and undetectable faults. An FPGA-based fault injector capable to get these values is presented in this paper. It's implemented in Atmel FPSLIC and uses dynamic reconfiguration. Článek se zabývá simulací poruch v úplně samočinně kontrolovaných obvodech implementovaných v FPGA. Pro simulaci poruch byl použit softwarový simulátor a hardwarový injektor, využívající dynamickou rekonfiguraci pro vkládání poruch. Článek obsahuje výsledky experimentů a porovnání obou metod. cav_un_auth*0213255 Počítačové architektury a diagnostika 2005. PAD 2005 Lázně Sedmihorky CZ 21.09.2005-23.09.2005 JC 2006 ZS http://hdl.handle.net/11104/0131514 UTIA-B 20050163 2005 2005 Praha ČVUT FEL 80-01-03298-1 Počítačové architektury a diagnostika 77 81 Lórencz R. 340 Buček J. 340 Zahradnický T. 340