| bibtype |
C -
Conference Paper (international conference)
|
| ARLID |
0030431 |
| utime |
20240103181700.9 |
| mtime |
20060201235959.9 |
| title
(primary) (eng) |
Passive coherent location FPGA implementation of the cross ambiguity function |
| specification |
|
| serial |
| ARLID |
cav_un_epca*0076429 |
| ISBN |
0-8194-6211-X |
| title
|
Proceedings of SPIE: Signal Processing Symposium 2005 |
| page_num |
1-7 |
| publisher |
| place |
Warszawa |
| name |
SPIE |
| year |
2005 |
|
|
| title
(cze) |
Pasivní koherentní radiolokátor: FPGA implementace věrohodnostní funkce |
| keyword |
CAF |
| keyword |
FPGA |
| keyword |
signal processing |
| keyword |
passive coherent location |
| author
(primary) |
| ARLID |
cav_un_auth*0101105 |
| name1 |
Heřmánek |
| name2 |
Antonín |
| institution |
UTIA-B |
| fullinstit |
Ústav teorie informace a automatizace AV ČR, v. v. i. |
|
| author
|
| ARLID |
cav_un_auth*0047818 |
| name1 |
Kvasnička |
| name2 |
M. |
| country |
CZ |
|
| author
|
| ARLID |
cav_un_auth*0079461 |
| name1 |
Pelant |
| name2 |
M. |
| country |
CZ |
|
| author
|
| ARLID |
cav_un_auth*0205743 |
| name1 |
Plšek |
| name2 |
R. |
| country |
CZ |
|
| COSATI |
09J |
| COSATI |
17I |
| cas_special |
| research |
CEZ:AV0Z10750506 |
| abstract
(eng) |
One fo key problem in passive coherent location (PCL) is effective and accurate computation of the cross ambiguity function (CAF). The CAF represent power spectral density distribution of the cross correlation between direct and reflected signals. Regarding above mentioned reason has to be important develop optimal implementation of the HW architecture based on FPGA for CFA computation. The paper presents design of the PC accelerator card for CAF computation based on Xilinx FPGA processor. |
| abstract
(cze) |
Základním problémem pasivní koherentní lokace (PCL) je rychlý a přesný výpočet věrohodnostní funkce (CAF). Věrohodnostní funkce představuje výkonovou spektrální hustotu kroskorelační funkce mezi přímím a odraženým signálem. Pro realizaci PCL systému je proto nezbytné vyvynout HW akcelerator pro výpočet CAF. Tento příspěvek presentuje návrh akcelerátoru pro PC pro výpočet CAF založeném na FPGA obvodu od firmy Xilinx. |
| action |
| ARLID |
cav_un_auth*0205744 |
| name |
Signal Processing Symposium 2005 |
| place |
Wilga |
| dates |
03.06.2005-05.06.2005 |
| country |
PL |
|
| reportyear |
2010 |
| RIV |
JC |
| permalink |
http://hdl.handle.net/11104/0120171 |
| arlyear |
2005 |
| mrcbU63 |
cav_un_epca*0076429 Proceedings of SPIE: Signal Processing Symposium 2005 0-8194-6211-X 1 7 Warszawa SPIE 2005 |
|