bibtype D - Thesis
ARLID 0049679
utime 20240103183411.4
mtime 20070104235959.9
title (primary) (eng) Fast Adaptive Filtering Algorithms and their Implementation using Reconfigurable Hardware and Log Arithmetic
publisher
place Praha
name ČTUV
pub_time 2006
specification
page_count 195 s.
title (cze) Rychlé adaptivní­ algoritmy pro filtraci a jejich implementace s využitím rekonfigurovatelného hardware a logaritmické aritmetiky
keyword Digital signal processing
keyword adaptive filter
keyword affine projection
keyword logarithmic arithmetic
keyword reconfigurable hardware
keyword embedded systems
keyword FPGA
author (primary)
ARLID cav_un_auth*0101213
name1 Tichý
name2 Milan
institution UTIA-B
fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
COSATI 09G
COSATI 09H
cas_special
research CEZ:AV0Z10750506
abstract (eng) The dissertation thesis deals with implementation of digital adaptive filters in reconfigurable electronic circuits, specifically in Field Programmable Gate Array (FPGA) devices. The work is focused on high-order adaptive filters that have applications for example in adaptive noise suppression systems. The thesis summarizes current approaches, analyzes the proposed solution and compares the achieved results with the state-of-the-art solutions available worldwide.
abstract (cze) Disertační práce se zabývá implementací číslicových adaptivních filtrů v rekonfigurovatelných elektronických obvodech, konkrétně v programovatelných hradlových polích (FPGA). Práce se zaměřuje na adaptivní filtry s vysokým řádem, které se používají např. v systémech pro potlačování šumů či echa. Práce shrnuje současné přístupy, analyzuje použité řešení, a výsledky porovnává s ostatními technologiemi dnes používané ve světě.
reportyear 2007
RIV JC
habilitation
dates 04.12.2006
degree Ph.D.
institution ČVUT FEL
place Praha
year 2006
permalink http://hdl.handle.net/11104/0139996
arlyear 2006
mrcbU10 2006
mrcbU10 Praha ČTUV