| bibtype |
A -
Abstract
|
| ARLID |
0049962 |
| utime |
20240103183428.9 |
| mtime |
20070109235959.9 |
| title
(primary) (eng) |
A DSP/FPGA-based accelerator for video processing |
| specification |
|
| serial |
| ARLID |
cav_un_epca*0077899 |
| ISBN |
80-8070-624-7 |
| title
|
Digital Technologies 2006 Book of Abstracts |
| page_num |
13-13 |
| publisher |
| place |
Žilina |
| name |
Slovenská elektrotechnická spoločnosť |
| year |
2006 |
|
|
| title
(cze) |
Kombinovaný DSP/FPGA akcelerátor pro zpracování videosignálu |
| keyword |
video processing |
| keyword |
hardware acceleration |
| keyword |
configuration system |
| author
(primary) |
| ARLID |
cav_un_auth*0101190 |
| name1 |
Schier |
| name2 |
Jan |
| institution |
UTIA-B |
| full_dept |
Department of Image Processing |
| fullinstit |
Ústav teorie informace a automatizace AV ČR, v. v. i. |
|
| author
|
| ARLID |
cav_un_auth*0101136 |
| name1 |
Kovář |
| name2 |
Bohumil |
| institution |
UTIA-B |
| fullinstit |
Ústav teorie informace a automatizace AV ČR, v. v. i. |
|
| COSATI |
09K |
| COSATI |
09H |
| COSATI |
09G |
| cas_special |
| project |
| project_id |
1ET400750408 |
| agency |
GA AV ČR |
| ARLID |
cav_un_auth*0001798 |
|
| research |
CEZ:AV0Z10750506 |
| abstract
(eng) |
An embedded accelerator for video processing is described in the paper. The accelerator is intended both for basic video preprocessing and for more complicated tasks such as image classification and feature extraction, so that it can be used to construct an `intelligent camera'. A combination of a DSP processor with an FPGA circuit is considered. An advantage of this arrangement is flexibility - the FPGA circuit is used as a reconfigurable accelerator for loop-intensive computations. |
| abstract
(cze) |
V článku je popsán vestavěný akcelerátor pro zpracování videosignálu. Tento akcelrátor je určený jak pro základní předzpracování videosignálu, tak pro složitější úlohy, jako je klasifikace obrazu a extrakce rysů obrazu. Cílem je, aby bylo možné jej použít pro konstrukci 'inteligentní kamery'. Přitom je uvažována kombinace DSP procesoru a FPGA obvodu. Výhodou tohoto uspořádání je jeho pružnost - FPGA obvod může být využit jako rekonfigurovatelný akcelerátor pro výpočty, obsahující náročné výpočetní smyčku. |
| action |
| ARLID |
cav_un_auth*0222745 |
| name |
Digital Technologies 2006 |
| place |
Žilina |
| dates |
01.12.2006 |
| country |
SK |
|
| reportyear |
2007 |
| RIV |
JC |
| permalink |
http://hdl.handle.net/11104/0140224 |
| arlyear |
2006 |
| mrcbU63 |
cav_un_epca*0077899 Digital Technologies 2006 Book of Abstracts 80-8070-624-7 13 13 Žilina Slovenská elektrotechnická spoločnosť 2006 |
|