bibtype	C - Conference Paper (international conference)
ARLID	0049968
utime	20240111140644.2
mtime	20070109235959.9
title (primary) (eng)	Comuputation of Long Time Cross Ambiguity function using reconfigurable HW
specification	page_count 5 s. media_type CD ROM
serial	ARLID cav_un_epca*0077902 ISBN 978-0-7803-9753-8 ISBN 0-7803-9754-1 title Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology page_num 1-5 publisher place Vancouver name IEEE year 2006
title (cze)	Výpočet věrohodnostní funkce dlouhých řádů pomocí rekonfigurovatelného HW
keyword	reconfigurable HW
keyword	cross ambiguity function
keyword	passive coherent location
keyword	VLSI
keyword	accelerator design
author (primary)	ARLID cav_un_auth*0101105 name1 Heřmánek name2 Antonín institution UTIA-B fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
author	ARLID cav_un_auth*0218430 name1 Kuneš name2 Michal institution UTIA-B full_dept Department of Image Processing fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
author	ARLID cav_un_auth*0047818 name1 Kvasnička name2 M. country CZ
source	source_type textový dokument
COSATI	090
COSATI	170
cas_special	project project_id 1M0567 agency GA MŠk country CZ ARLID cav_un_auth*0202350 project project_id ONERA20030001 agency GA MO country CZ ARLID cav_un_auth*0226849 research CEZ:AV0Z10750506 abstract (eng) In modern radio location systems based on passive coherent location (PCL), one of the key problems is an efficient and accurate computation of the cross ambiguity function (CAF). This function is related to the direct signal and signals reflected from localized targets. CAF represent power spectral density distribution of the cross-correlation between direct and reflected signals. In this paper we present an attempt to implement (numerically effective and sufficiently accurate) the CAF computation accelerator on FPGA. The results show that this accelerator could be used to compute CAF in real-time in the future PCL systems. The presented design has been implemented in PC accelerator cards based both on Xilinx Virtex IV and Altera Stratix II devices. The presented contribution gives overall information about the algorithms, accelerator architecture design and achieved performance. The possibilities of the future enhancements are discussed. abstract (cze) Klíčovým problémem moderních radio-lokačních systémů založených na technologii pasivní koherentní lokace je efektivní a numericky přesný výpočet věrohodnostní funkce. Tato funkce je funkcí přímého signálu a signálu odraženého od cílů. Věrohodnostní funkce představuje spektrální výkonovou distribuční funkci vzájemné korelace příměho a odraženého signálu. V tomto příspěvku presentujeme efektivní a numericky dostatečně přesnou implementaci akcelerátoru pro výpočet věrohodnostní funkce založeném na technologii FPGA. Výsledky práce ukazují, že v budoucnu takovýto akcelerátor umožňuje výpočet věrohodnostní funkce v reálném čase a může být použit v reálných PCL systémech. Příspěvek shrnuje veškeré informace o použitých algoritmech, architektuře akcelerátoru a dosažených výsledků. Možnosti a směry dalšího vývoje jsou diskutovány v závěru. action ARLID cav_un_auth*0223151 name IEEE International Symposium on Signal Processing and Information Technology. ISSPIT'06 /6./ place Vancouver dates 27.08.2006-30.08.2006 country CA reportyear 2010 RIV JC permalink http://hdl.handle.net/11104/0003803 arlyear 2006 mrcbU56 textový dokument mrcbU63 cav_un_epca*0077902 Proceedings of the 6th IEEE International Symposium on Signal Processing and Information Technology 978-0-7803-9753-8 1 5 Vancouver IEEE 2006