bibtype	J - Journal Article
ARLID	0075925
utime	20240111140645.8
mtime	20070206235959.9
title (primary) (eng)	Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design—Implementation of Finite Interval Constant Modulus Algorithm
specification	page_count 19 s.
serial	ARLID cav_un_epca*0254121 ISSN 0922-5773 title Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology volume_id 46 volume 1 (2007) page_num 35-53
title (cze)	Rozvrhování iterativních algoritmů s maticovými operacemi pro efektivní FPGA návrh - Implementace Finite interval Constant Modulus algoritmu
keyword	high-level synthesis
keyword	cyclic scheduling
keyword	iterative algorithms
keyword	imperfectly nested loops
keyword	integer linear programming
keyword	FPGA
keyword	VLSI design
keyword	blind equalization
keyword	implementation
author (primary)	ARLID cav_un_auth*0202761 name1 Šůcha name2 P. country CZ
author	ARLID cav_un_auth*0202762 name1 Hanzálek name2 Z. country CZ
author	ARLID cav_un_auth*0101105 name1 Heřmánek name2 Antonín institution UTIA-B fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
author	ARLID cav_un_auth*0101190 name1 Schier name2 Jan institution UTIA-B full_dept Department of Image Processing fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
source	source_type textový dokument url http://www.springerlink.com/content/t217kg0822538014/fulltext.pdf
COSATI	09J
COSATI	12A
cas_special	project project_id 1ET300750402 agency GA AV ČR country CZ ARLID cav_un_auth*0001795 project project_id 1M0567 agency GA MŠk country CZ ARLID cav_un_auth*0202350 project project_id FD-K3/082 agency GA MPO country CZ ARLID cav_un_auth*0225259 research CEZ:AV0Z10750506 abstract (eng) This paper deals with the optimization of iterative algorithms with matrix operations or nested loops for hardware implementation in FPGA, using Integer Linear Programming (ILP). The method is demonstrated on an implementation of the FI-CMA. Two arithmetic libraries were used in the FPGA implementation: one based on the logarithmic number system, the other using floating-point number system in the IEEE format. Both libraries use pipelined modules. Traditional approaches to the scheduling of nested loops lead to a relatively large code, which is unsuitable for FPGA design. This paper presents a new high-level synthesis methodology, which models both, iterative loops and imperfectly nested loops, by means of the system of linear inequalities. Moreover, memory access is considered as an additional resource constraint. Since the solutions of ILP formulated problems are known to be computationally intensive, an important part of the article is devoted to the reduction of the problem size. abstract (cze) Článek se zabývá optimalizací iterativních algoritmů s maticovými operacemi nebo vnořenými smyčkami pro efektivní implementaci na FPGA pomocí ILP metod. Metoda je demonstrována na příkladu FI-CMA algoritmu. Pro implementaci byli použity dvě různé aritmetické knihovny: logaritmický numerický systém a standardní IEEE floating point knihovna. Obě knihovny používají pipelinovaná makra. Tento příspěvek presentuje novou metodologii návrhu, která modeluje jak vnořené tak i nedokonale vnořené smyčky použitím systému nerovnic. Navíc počet přístupů do paměti je zadán jako dodatečné omezení. Jelikož řešení pomocí ILP metod je známo svojí výpočetní náročností, podstatná část příspěvku je věnována redukci velikosti problému reportyear 2007 RIV BA permalink http://hdl.handle.net/11104/0143157 mrcbT16-f 0.491 mrcbT16-g 0.012 mrcbT16-h 6 mrcbT16-i 0.00183 mrcbT16-j 0.249 mrcbT16-k 312 mrcbT16-l 82 arlyear 2007 mrcbU56 textový dokument mrcbU63 cav_un_epca*0254121 Journal of Vlsi Signal Processing Systems for Signal Image and Video Technology 0922-5773 Roč. 46 č. 1 2007 35 53