bibtype E - Electronic Document
ARLID 0079563
utime 20240111140646.5
mtime 20070227235959.9
title (primary) (cze) Implementace akcelerátoru pro výpočet pro výpočet věrohodnostní funkce
publisher
place Praha
name ÚTIA AV ČR
pub_time 2007
specification
media_type CD ROM
title (eng) Implementation of accelerator for computation of the cross ambiguity function (CAF)
keyword FPGA
keyword CAF
keyword PCL systems
author (primary)
ARLID cav_un_auth*0047818
name1 Kvasnička
name2 M.
country CZ
author
ARLID cav_un_auth*0101105
name1 Heřmánek
name2 Antonín
institution UTIA-B
fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
author
ARLID cav_un_auth*0218430
name1 Kuneš
name2 Michal
institution UTIA-B
full_dept Department of Image Processing
fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
source
source_type program
source_size 10,4 MB
COSATI 09H
COSATI 09I
cas_special
project
project_id 1M0567
agency GA MŠk
country CZ
ARLID cav_un_auth*0202350
research CEZ:AV0Z10750506
abstract (cze) Jedním z klíčových problémů v pasivní keherentní lokaci (PCL) je efektivní a numericky přesný výpočet věrohodnostní funkce (CAF). Ve zprávě jsou presentovány první výsledky implementaceCAF funkce na platformě FPGA.
abstract (eng) One of key problems in passive coherent location (PCL) is effective and accurate computation of the cross ambiguity function (CAF). This function is related to the direct signal and signals reflected from localized targets. In this work we present a development of optimal (numerically effective and sufficiently accurate) implementation of the HW architecture based on FPGA for CAF computation, which will be suitable for future real-time PCL systems.
reportyear 2007
RIV JC
permalink http://hdl.handle.net/11104/0144230
arlyear 2007
mrcbU10 2007
mrcbU10 Praha ÚTIA AV ČR
mrcbU56 program 10,4 MB