bibtype	K - Conference Paper (Czech conference)
ARLID	0312013
utime	20240103190402.9
mtime	20081008235959.9
title (primary) (cze)	Architektura systému pro dynamicky rekonfigurovatelný komunikační terminál
specification	page_count 6 s. media_type www
serial	ARLID cav_un_epca*0311979 ISBN 978-80-7372-378-1 title Počítačové architektury a diagnostika 2008 Sborník příspěvků page_num 51-56 publisher place Liberec name Techická universita v Liberci year 2008 editor name1 Plíva name2 Zdeněk editor name1 Novák name2 Ondřej editor name1 Jeníček name2 Jiří editor name1 Rozkovec name2 Martin
title (eng)	Architecture of System for Dynamically Reconfigurable Communication Terminal
keyword	DSP
keyword	FPGA
keyword	dynamic reconfiguration
keyword	SDR
author (primary)	ARLID cav_un_auth*0225750 name1 Kloub name2 Jan institution UTIA-B fullinstit Ústav teorie informace a automatizace AV ČR, v. v. i.
source	url http://library.utia.cas.cz/separaty/2008/ZS/kloub-architecture%20of%20system%20for%20dynamically%20reconfigurable%20communication%20terminal.pdf
cas_special	project project_id 1ET100750408 agency GA AV ČR ARLID cav_un_auth*0001794 project project_id 1ET300750402 agency GA AV ČR ARLID cav_un_auth*0001795 research CEZ:AV0Z10750506 abstract (cze) Tento článek popisuje možnost implementace architektury výpočetního systému, který by umožňoval dynamicky vytvářet datové cesty s výpočetními uzly, a realizovat tak aplikace pro proudové zpracovávání dat. Příkladem aplikace pro proudové zpracování dat je implementace vysílacího a přijímacího řetězce komunikačního terminálu, na kterou je zaměřen následující text. Architektura je realizována pomocí obvodu FPGA, který umožňuje dynamicky měnit svojí funkci za běhu – pomocí tzv. dynamické rekonfigurace. Funkce obvodu může být měněna úplně nebo jen částečně, kdy je část obvodu statická a část dynamická. Rekonfigurace je řízena softwarově pomocí programu řídícího mikroprocesoru, který lze implementovat ve statické části obvodu FPGA („Soft“ procesor) rovněž lze využít jakýkoliv jiný procesor připojený k obvodu. abstract (eng) This paper describes possibilities of computing architecture implementation for dynamic data path generation for stream computation. An application example for this computing architecture is implementation of communication terminal described in this paper. The computing architecture is implemented on FPGA circuits supporting dynamic reconfiguration. FPGA functionality can be fully or partially changed during runtime when part of FPGA is static and part dynamic. Reconfiguration process is controlled by a microprocessor. The microprocessor could be implemented in FPGA static part (soft processor) or using an external integrated circuit. action ARLID cav_un_auth*0242210 name Počítačové architektury a diagnostika 2008 place Hejnice dates 15.09.2008-17.09.2008 country CZ reportyear 2009 RIV BC permalink http://hdl.handle.net/11104/0163189 arlyear 2008 mrcbU63 cav_un_epca*0311979 Počítačové architektury a diagnostika 2008 Sborník příspěvků 978-80-7372-378-1 51 56 Liberec Techická universita v Liberci 2008 mrcbU67 Plíva Zdeněk 340 mrcbU67 Novák Ondřej 340 mrcbU67 Jeníček Jiří 340 mrcbU67 Rozkovec Martin 340