| bibtype |
C -
Conference Paper (international conference)
|
| ARLID |
0316662 |
| utime |
20240111140711.7 |
| mtime |
20090326235959.9 |
| WOS |
000222239400045 |
| title
(primary) (eng) |
Scheduling of iterative algorithms on FPGA with pipelined arithmetic unit |
| specification |
| page_count |
10 s. |
| media_type |
www |
|
| serial |
| ARLID |
cav_un_epca*0316661 |
| ISBN |
0-7695-2148-7 |
| title
|
Real-Time and Embedded Technology and Applications Symposium |
| page_num |
404-412 |
| publisher |
| place |
Washington DC |
| name |
IEEE Computer Society |
| year |
2004 |
|
|
| title
(cze) |
Rozvrhování iterativních algoritmů pro zřetězené aritmetické jednotky na FPGA |
| keyword |
cyclic scheduling |
| keyword |
monoprocessor |
| keyword |
iterative algorithms |
| keyword |
integer linear programming |
| keyword |
FPGA |
| author
(primary) |
| ARLID |
cav_un_auth*0202761 |
| name1 |
Šůcha |
| name2 |
P. |
| country |
CZ |
|
| author
|
| ARLID |
cav_un_auth*0101179 |
| name1 |
Pohl |
| name2 |
Zdeněk |
| institution |
UTIA-B |
| full_dept |
Department of Signal Processing |
| fullinstit |
Ústav teorie informace a automatizace AV ČR, v. v. i. |
|
| author
|
| ARLID |
cav_un_auth*0101098 |
| name1 |
Hanzálek |
| name2 |
Zdeněk |
| institution |
UTIA-B |
| fullinstit |
Ústav teorie informace a automatizace AV ČR, v. v. i. |
|
| source |
|
| cas_special |
| project |
| project_id |
LN00B096 |
| agency |
GA MŠk |
| country |
CZ |
| ARLID |
cav_un_auth*0027922 |
|
| research |
CEZ:AV0Z1075907 |
| abstract
(eng) |
This paper presents a scheduling technique for library of arithmetic logarithmic modules for FPGA illustrated on RLS filter for active noise cancellation. The problem under assumption is to find an optimal periodic cyclic schedule satisfying the timing constraints. The approach is based on transformation to monoprocessor cyclic scheduling with precedence delays. We prove that this problem is NP-hard and we suggest solution using Integer Linear Programming where moreover iteration overlapping or Cmax can be minimized. Results of optimized application show the utility of this approach. |
| abstract
(cze) |
Článek prezentuje postup rozvržení algoritmu pro knihovnu aritmetických operací na FPGA. Jako příklad je uveden RLS lattice filter aplikovaný na potlačování šumu. Cílem je najít optimální cyklický rozvrh operací který vyhovuje požadavku na výkon filtru. Řešením úlohy je převod na jednoprocesorové cyklické rozvrkhování. Bulo dokázáno, že úloha NP úplná a bylo nalezeno optimální řešení pomocí celočíselného lineárního programování. Aplikace potlačování šumu je přímou demonstrací navrženého postupu. |
| action |
| ARLID |
cav_un_auth*0245035 |
| name |
IEEE Real-Time and Embedded Technology and Applications Symposium 2004 /10./ |
| place |
Toronto |
| dates |
25.05.2004-28.05.2004 |
| country |
CA |
|
| reportyear |
2009 |
| RIV |
IN |
| permalink |
http://hdl.handle.net/11104/0166512 |
| arlyear |
2004 |
| mrcbU34 |
000222239400045 WOS |
| mrcbU56 |
pdf |
| mrcbU63 |
cav_un_epca*0316661 Real-Time and Embedded Technology and Applications Symposium 0-7695-2148-7 404 412 Washington DC IEEE Computer Society 2004 |
|